Предмет: Пројектовање електронских уређаја на системском нивоу (17 - EM458)


Основне информације

КатегоријаНаучно-стручни
Научна областЕлектроника
МултидисциплинарнаНе
ЕСПБ6
Матичне организационе јединице предмета

Департман за енергетику, електронику и телекомуникације
Програм предмета

Програм се примењује од 20.10.2012..


Предмети предуслови

Назив предметаМора се одслушатиМора се положити
Пројектовање сложених дигиталних системадане
Стицање знања из области пројектовања уграђених електронских уређаја на системском нивоу. Коришћење стандардних језика, техника и алаза за успешно пројектовање уређаја на системском нивоу.
- способност развијања модела целокупног електронског система у неком од стандардних језика за моделовање на нивоу система - способност прогилисања и оптимизовања перфоманси система у складу са задатим циљевима - способност верификације пројектованог система на системском нивоу
Методологије дизајна на системском нивоу. Модели израчунљивости који се користе на системском нивоу: коначни аутомати, токови података, мреже процеса. Језици који се користе за моделовање на системском нивоу: MATLAB, SystemC, SpecC. Моделовање на системском нивоу: моделовање на нивоу трансакција (TLM) за комуникацију, моделовање процесора и оперативних система за рад у реалном времену. Спецификација, профилисање и анализа HW/SW система. Кодизајн хардвера и софтвера. System-Level дизајн методологије и алати за: дељење, временско распоређивање задатака и синтезу комуникационих канала. Синтеза хардвера на високом нивоу. System-Level дизајн уређаја са ниском потрошњом енергије. Верификација система на системском нивоу: верификација базирана на симулацији, верификација базирана на формалним техникама, коверификација хардвера и софтвера.
Предавања. Рачунарске вежбе. Консултације.
АуториНазивГодинаИздавачЈезик
D. D. Gajski, S. Abdi, A. Gerstlauer, G. SchirnerEmbedded System Design: Modeling, Synthesis, Verification2009Springer VerlagЕнглески
M. Fujita, I. Ghosh, M. PrasadVerification Techniques for System Level Design2008Morgan KaufmannЕнглески
B. Bailey, G. Martin, A. PizialiESL Design and Verification - A Prescription for Electronic System Level Methodology2007Morgan KaufmannЕнглески
Предметна активностПредиспитнаОбавезнаБрој поена
Сложени облици вежбидада20.00
Предметни пројекатдада50.00
Теоријски део испитанеда30.00
Име и презимеВид наставе
Недостаје слика

Врањковић др Вук
Ванредни професор

Предавања
Недостаје слика

Струхарик др Растислав
Редовни професор

Предавања
Недостаје слика

Радовановић Борис
Асистент

Лабораторијске вежбе