Sticanje znanja iz oblasti projektovanja digitalnih integrisanih kola uz pomoć računara uz puno praktičnih primera

- sposobnost projektovanja lejauta CMOS digitalnih kola (CMOS invertor, NI, NILI, EXORkola, polusabirači, potpunog sabirača, flip-flopova, brojača) u programskom paketu CADENCE - sposobnost optimizacije CMOS digitalnih kola u zavisnosti od različituh parametara: veličina zauzete površine (cena), brzina, disipacija i pouzdanost - sposobnost dobijanja industrijskih standardnih fajlova (.cif, .gdsII), nakon crtanja layout-a, i slanje ovih fajlova na dalju fabrikaciju isprojektovanih kola

Pravci razvoja savremenih digitalnih kola visokog stepena integracije. Uvod u projektovanje digitalnih kola pomoću računara. Stick dijagrami. Pristupi projektovanja maski za izradu digitalnih kola (full -custom i semi-custom). Sinteza layout-a, projektovanje, simulacija, verifikacija. Pravila projektovanja u programskom paketu CADENCE. Projektovanje osnovnih digitalnih kola (invertor, NI, NILI, EXOR). Projektovanje polusabirača, potpunog sabirača, flip-flopova. Projektovanje osnovnih memorijskih elemenata. Projektovanje brojača. Projektovanje PLA struktura. Projektovanje dinamičkih logičkih kola. Korišćenje gotovih blokova pri projektovanju složenih digitalnih kola. Definisanje osnovnih i generisanje izvedenih slojeva u CADENCE-u. Dobijanje industrijskih standardnih fajlova (.cif, .gdsII). Izrada naučno-tehničke dokumentacije nakon projektovanja.

Predavanja; Auditorne vežbe; Računarske vežbe; Konsultacije. Deo gradiva koji čini logičku celinu može se polagati u vidu 2 kolokvijuma. Odrađene računarske vežbe i kratka provera stečenih znanja na njima nose do 10% ukupne ocene, a nakom računarskih vežbi studenti će imati jedan mali projekat (rad) koji takođe nosi do 10% ukupne ocene. Ako student ne položi preko 2 kolokvijuma, polaže ispit koji se sastoji iz teoretskih pitanja i zadataka (do 100%). Oba dela se polažu u pismenoj formi.