Program se primenjuje od 18.10.2012..
Predmeti preduslovi
Sticanje znanja iz oblasti osnovnih metoda i alata za sprovođenje funkcionalne verifikacije digitalnih elektronskih sistema. Upoznavanje sa osnovnim karakteristikama jezika za verifikaciju hardvera.
- sposobnost keiranja verifikacionog plana na osnovu funkcionalne specifikacije dizajna
- sposobnost razvijanja okruženja za verifikaciju korišćenjem nekog jezika za verifikaciju (HVL)
- sposobnost verifikacije složenog digitalnog sistema korišćenjem razvijenog verifikacionog okruženja
Značaj verifikacije. Funkcionalna verifikacija. Proces funkcionalne verifikacije. Verifikacioni plan. Verifikaciono okruženje. Osnovne komponente verifikacionog okruženja. Merenje pokrivenosti verifikacionog plana. Pokrivenost koda. Funkcionalna pokrivenost. Verifikacija bazirana na merenju pokrivenosti. Jezivi za funkcionalnu verifikaciju hardvera "e" i System Verilog. Industrijski alati za funkcionalnu verifikaciju hardvera.
Predavanja. Računarske vežbe. Konsultacije.
Autori | Naziv | Godina | Izdavač | Jezik |
---|
A. Meyer | Principles of Functional Verification | 2003 | Newnes | Engleski |
A. Piziali | Functional Verification Coverage Measurement and Analysis | 2004 | Springer Verlag | Engleski |
S. Palnitkar | Design Verfication with e | 2003 | Prentice Hall | Engleski |
C. Spear, G. Tumbush | SystemVerilog for Verification | 2012 | Springer Verlag | Srpski jezik |
Predmetna aktivnost | Predispitna | Obavezna | Broj poena |
---|
Odbranjene laboratorijske vežbe | da | da | 20.00 |
Odbrana završnog rada | ne | da | 10.00 |
Test | da | da | 10.00 |
Pismeni deo ispita - kombinovani zadaci i teorija | ne | da | 40.00 |
Kolokvijum | da | da | 20.00 |
| Ime i prezime | Vid nastave |
---|
| | Predavanja |
| | Auditorne vežbe |
| | Računarske vežbe |